设计了一个地址有效时间为５ｎｓ的３２ｋｂ（２ｋ×１６位）ＣＭＯＳ静态随机存储器。设计中采用优化的阵列结构、分段字线译码，以达到１．７５ｍＷ／ＭＨｚ的低功耗；采用位线平衡技术、......

提出了一种容量可变的嵌入式同步ＳＲＡＭ。通过采用存储阵列的分块，敏感放大器的分级等技术，对电路的结构进行了优化。着重讨论了存储阵列的......